Searching PAJ Page 1 of 2

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-077537

(43) Date of publication of application: 23.03.2001

(51)Int.CI. HO5K 3/46

BEST AVAILABLE COPY


(21)Application number: 11-248902 (71)Applicant: SONY CORP (22)Date of filing: 02.09.1999 (72)Inventor: ARAKI KENJI

### (54) MULTILAYER PRINTED WIRING BOARD

## (57) Abstract:

PROBLEM TO BE SOLVED: To provide a multilayer printed wiring board having a built-in IC chip which can suppress reflection of a signal using a conductor pattern accompanying the incorporating of the IC chip.

SOLUTION: A multilayer printed wiring board 100 is provided with a signal layer 35 which has a wiring pattern 35A, a signal layer 45 which has a land pattern 45A, an IC chip 41 which is mounted on the lad pattern 45A and is positioned between the land pattern 45A and the wiring pattern 35A, a ground layer 25, and a power source layer 55. An insulating layer 49, positioned between the signal layers 35 and 45, consists of a first insulating part 46 positioned from the IC chip 41 to the signal layer 35 and a second insulating part 47 positioned so as to surround the first insulating part 46. The first insulating part 46 has a smaller relative permittivity than that of the second insulating part 47.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出康公開登号 特開2001-77537

(P2001-77537A)

(43)公開日 平成13年3月23日(2001.3.23)

(51) Int.CL' H 0 5 K 3/46 織別配号

FI H05K 3/46 デーマコード(参考) 5E346

011 0)10

#### 審査請求 京請求 請求項の数5 OL (全 6 页)

(21) 山嶼番号 特顧平11-249902 (71) 山嶼人 000002185 ソニー株式会社 東京都品川区北品川 6 丁目 7 総95号 (72) 発明者 荒木 健次 東京都品川区北品川 6 丁目 7 総95号 ソニー株式会社内 (74) 代理人 100094053 井理士 佐藤 隆久 アターム(参考) 5E346 AA12 AA38 BB02 BB03 BB04 BB07 BB11 BB15 BB16 FF45 日B03


#### (54) 【発明の名称】 多層プリント配線板

#### (57)【要約】

【課題】 I C チップが内蔵された多層プリント配浪板であって、I C チップの内蔵に伴う導体パターンでの信号反射を抑えることが可能な多層プリント配線板を提供する。

【解決手段】 多層ブリント配線板100は、配線パターン35Aを有する信号層35と、ランドパターン45Aに搭載され、ランドパターン45Aに搭載され、ランドパターン45Aと配線パターン35Aとの間に位置するICチップ41と、グランド層25と、電源層55とを有する。、信号層35、45の間に位置する絶線層49は、ICチップ41から信号層35までに位置する第1の絶縁部46と、第1の絶縁部46を置むように位置する第2の絶縁部47とからなる。第1の絶縁部46は、第2の絶縁部47とからなる。第1の絶縁部46は、第2の絶縁部47よりも比誘導率が小さい。





(2)

#### 【特許請求の範囲】

【語求項1】配線パターンを有する第1の導体層と、 ランドパターンを有する第2の導体層と、

1

前記ランドパターンに搭載され、前記ランドパターンと 前記配線パターンとの間に位置するICチップと、 第3および第4の導体層と、

前記第1~第4の導体層のうち隣り合う導体層間に介在 する絶縁層とを有し、

前記第1および第2の導体層は、前記第3および第4の 導体層の間に位置し、

前記第1 および第2の導体層の間の絶縁層は、前記!C チップから前記第1の導体層までに位置する第1の絶縁 部と、当該第1の絶縁部を囲むように位置する第2の絶 縁部とからなり、

前記第1の絶縁部は、前記第2の絶縁部よりも比談電率 が小さい多層プリント配線板。

【論求項2】前記第1および第2の絶縁部は、前記配線 パターンのうち前記算』の絶縁部に接する部分の特性イ ンピーダンスと、前記配線バターンのうち前記第2の絶 は略同一となるような比誘電率を有する請求項1記載の 多層プリント配線板。

【請求項3】前記配線パターンのパターン幅は、前記! Cチップの縦帽および横帽よりも細い請求項!記載の多 層ブリント配線板。

【請求項4】前記第1および第2の導体層は、信号層で あり.

前記第3および第4の導体層は、グランド層または電源 層である請求項1記載の多層プリント配線板。

【請求項5】前記!Cチップはベアチップであり、この 30 ベアチップは前記ランドバターンにブリップチップ真装 されている請求項1記載の多慮プリント配線板。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、【Cチップが内蔵 された多層プリント配線板に関する。

[0002]

【従来の技術】特開昭60-109296号公報および 特開平3-69191号公報には、電子部品が内蔵され た多層プリント配線板の発明が関示されている。

【0003】図2は、従来の多層プリント配線板の構造 を例示する説明図であり、概略的な断面図である。この 多層プリント配線板200は、10チップ11、41。 71と、ソルダレジスト10,70と、絶縁層20,3 0、40,50、60と、グランド層(接地層)25 と、電源層55とを有する。

【0004】絶縁層20の上面には、ランドパターン1 5Aおよび配線パターン15Bが形成されており、ラン ドバターン15 A および配線パターン15 B は信号圏を 機成している。ICチップ11はベアチップであり、バ 50 信号導体235、245とを有する。導体圏225,2

ンプ12を用いてランドバターン15Aにフリップチッ プ実装されている。ランドバターン15Aおよび配線パ ターン15Bの導体厚さはもであり、配線パターン15 Bのパターン帽はwである。絶縁層20の上面は、ソル ダレジスト10によりコーティングされている。 能縁層 20の下面と絶縁層30の上面との間にはグランド層2 5が位置しており、このグランド層25は絶縁層20の 下面に形成されている。

【0005】絶縁層30の下面には、配線パターン35 10 A. 35 Bが形成されており、配線パターン35 A. 3 5 Bは第1の信号圏を構成している。 絶縁圏30の厚さ はhである。配線パターン35A.35Bの導体厚さは tであり、パターン幅はwである。

【0006】絶縁磨50の上面には、ランドパターン4 5Aおよび配線パターン45Bが形成されており、ラン ドバターン45Aおよび配線パターン45Bは第2の信 号層を構成している。前記第2の信号層と前記第1の信 号層の間には、絶縁層40が介在している。10チップ 4.1はベアチップであり、バンプ4.2を用いてランドパ 縁部に接する部分の特性インピーダンスとが、同一また 26 ターン4.5 Aにフリップチップ突装されている。ランド パターン45Aおよび配線パターン45Bの導体厚さは もであり、配線バターン45Bのパターン幅はwであ る。絶縁層50の下面と絶縁層60の上面との間には、 電源層55が位置している。

> 【0007】絶縁層60の上面には電纜層55が形成さ れており、下面にはランドバターンで5Aおよび配線パ ターン75日が形成されており、ランドパターン75A および配線パターン75Bは信号層を構成している。! Cチップ71はベアチップであり、バンプ72を用いて - ランドパターン?5Aにフリップチップ突装されてい る。ランドパターン75Aおよび配線パターン75日の 導体厚さは1であり、配線パターン75Bのパターン幅 はwである。絶縁層60の下面は、ソルダレジスト70 によりコーティングされている。

【0008】図2に示す多層プリント配線板200は、 図3に示すマイクロストリップ構造。および、図4に示 ずストリップライン構造を少なくとも有する。

【0009】図3は、マイクロストリップ構造を示す説 明図である。とのマイクロストリップ構造300は、導 40 体層 1 2 5 と、信号導体 1 1 5 と、信号導体 1 1 5 と導 体層125の間に位置する絶縁物120とを有する。導 体層125は、電源層またはグランド層に相当する。信 号導体115のバターン帽はwであり、導体厚さはtで ある。また、導体層125から信号導体115までの距 離はりである。

【0010】図4は、第1のストリップライン構造を示 す説明図である。この第1のストリップライン構造40 0は、導体圏225、255と、導体圏225、255 の間に位置する絶縁物240と、この絶縁物240中の

http://www4.ipdl.jpo.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/NS...

特闘2001-77537

(3)

55は、電源層またはグランド層に相当する。信号導体 235, 245のパターン帽はwであり、導体厚さは t である。また、導体層225の下面から信号導体235 の上面までの距離はhであり、導体層255の上面から 信号導体245の下面までの距離はhであり、信号導体 235の下面から信号導体245の上面までの距離(信 号導体235、245間の導体厚さ方向の距離)は4で米 \*ある。

【0011】図3のマイクロストリップ構造300の特 性インピーダンス23の実験式は、次式の、②で表され る。図4のストリップライン構造400の特性インピー ダンス24の実験式は、次式30、0で表される。

[0012]

【數1】

 $23 = 87 \times \{(\epsilon_{14} + 1.41)^{-1/4}\} \times ! n \{5.98h / \{6.8w + t\}\} \cdots \emptyset$  $\varepsilon_{cot} = (\varepsilon_{c} + 1)/2 + (\varepsilon_{c} - 1)/(2(1 + 10h/w)^{3/2}) \cdots \varnothing$ 

[0013]

※16※【數2】

 $24 = 80 \text{H} \times (\epsilon_1)^{-1/4} \times \ln \{1.9 (2h+t) / (6.8w+t)\} \cdots 3$  $H = 1 - h / \{4 \{h + d + t\}\} \cdots \otimes$ 

【0014】ここで、ε、は絶縁物120、240の比 誘電率であり、 $\epsilon_{\rm rer}$  は実効比誘電率であり、wは信号 **導体のバターン幅であり、 t は信号導体の導体厚さ(配** 線厚さ〉であり、 h は信号導体と導体層との距離であ り、dは信号導体間の導体厚さ方向の距離であり、! n は自然対数の演算記号である。

【0015】上式の~のに示すように、マイクロストリ プライン構造400の特性インピーダンス24は、距離 h. 比誘電率 $\epsilon$ 、、パターン幅v、および導体厚させに 依存する。また、距離五が小さくなると特性インピーダ ンスが小さくなる傾向があり、比誘電率ε,が小さくな ると特性インピーダンスが大きくなる傾向がある。

【10016】一般に、特性インピーダンス20の信号導 体から特性インピーダンス21の信号導体に信号が伝わ る場合に、信号反射の割合を示す反射率のは次式ので表 される。

[0017]

【數3】 $\rho = (21-20) / (21+20)$  …⑤ 【0018】例えば、21=20の場合は上式目から反 射率 ρ = 0 となり、特性インピーダンス20の信号導体 から特性インピーダンス 2.1 の信号導体へ信号が伝達さ れ、反射が発生しないことになる。

【0019】ところで、ノイズは、コモンモードノイズ とノーマルモードノイズに分類することができ、一般的 には、コモンモードノイズの影響が大きい。このコモン モードノイズの主な発生原因の一つに、部品と配線との

[0020]

【発明が解決しようとする課題】多層プリント配線板2★

 $2.5 = 60 \times (\varepsilon_{+})^{-1/4} \times \ln \left(4.b / \{0.67\pi w \{0.8 + t / w\}\}\right) ...69$ 

【0026】例えば、距離h=100μm、パターン幅 w=100μm、 導体厚さt=40μm、 距離d=20 ① μ m、絶縁物340の比誘電率 ε , = 4.3.ランド パターン45AからのICチップ41の高さa=100 μm、距離り=240μmの場合、上式®から特性イン ★(1)では、 | Cチップ4|1を導体と同様または略同様に みなすことができ、「Cチップ4」の上方の配線パター ン35Aと導体層との距離が「Cチップ4」と配線パタ ーン35Aとの距離である場合と同様になり、距離が実 質的に短くなる。このため、「Cチップ4」の上方に位 置する配線パターン35Aの特性インビーダンスが局所 的に小さくなる。

ップ構造300の特性インビーダンス23と、ストリッ 20 【0021】とのようにICチップ41が多層プリント 配象板200に内蔵されているので、【Cチップ41の 上方の配線パターン35Aおよびその周辺については、 図5に示す第2のマイクロストリップ構造500に類似 する構成となる。

> 【0022】図5は、第2のストリップライン構造を示 す説明図である。第2のストリップライン構造500 は、導体圏325,341と、導体圏325,341の 間に位置する絶縁物340と、絶縁物340中の信号導 体335とを有する。導体層325は、電源層またはグ 30 ランド層に相当する。信号導体335のパターン帽はw であり、導体厚さはしである。また、導体層325から 導体層341までの距離はかである。

【0023】図5のマイクロストリップ構造500と図 2の多層プリント配線板200とを対応させると、導体 層341と1Cチップ41とが対応し、信号導体335 と配線パターン35Aとが対応し、導体圏325とグラ ンド層25とが対応する。

【0024】図5のストリップライン構造500の特性 インピーダンス25の実験式は、次式ので表される。と インビーダンスのミスマッチングによる反射ノイズがあ 40 こで、りは導体層325、341間の距離であり、πは 円周率である。

[0025]

【數4】

トリップライン構造500は、比誘電率ε, が小さくな ると、特性インピーダンスで5が大きくなる傾向があ る.

【0027】一方、多層ブリント配線板200のグラン ド層25 および電源層55の間において、「Cチップ4 ピーダンス25は約38.6Qとなる。上式®から、スー50~1とグランド層25とで決まれた領域以外では、図4の (4)

マイクロストリップ機造に類似する構成とみなすことが でき、上記した条件下では、上式の、個から特性インピ ーダンス23は約47.7Ωとなる。

【0028】このため、特性インピーダンスが約47. 7Ωから約38.6Qに変化する箇所では、上式Øから 反射率ρ=0.1となって約10%の信号反射が発生 し、この反射波により、信号波形が歪んだり、反射波が コモンモード電流となって不要電磁波が発生したりす

ップを内蔵すると、特性インピーダンスが局所的に変化 し、導体パターンでの信号反射が発生するという問題が ある。本発明の目的は、ICチップが内蔵された多層プ リント配線板であって、ICチップの内蔵に伴う導体パ ターンでの信号反射を抑えることが可能な多層プリント 配線板を提供することにある。

#### [0030]

【課題を解決するための手段】本発明に係る多層プリン **ト配線板は、配線パターンを有する第1の導体層と、ラ** ーンに搭載され、前記ランドパターンと前記配線パター ンとの間に位置する! Cチップと、第3および第4の導 体層と、前記第1~第4の導体層のうち瞬り合う導体層 間に介在する絶縁層とを有し、前記第1および第2の導 体層は、前記第3および第4の導体層の間に位置し、前 記第1および第2の導体層の間の絶縁層は、前記ICチ ップから前記第1の導体層までに位置する第1の絶縁部 と、当該第1の絶縁部を囲むように位置する第2の絶縁 部とからなり、前記第1の絶縁部は、前記第2の絶縁部 よりも比誘電率が小さい。

【①①31】本発明に係る多層プリント配線板では、好 適には、前記第1および第2の絶縁部は、前記配線パタ ーンのうち前記第1の絶縁部に接する部分の特性インピ ーダンスと、前記配線パターンのうち前記第2の絶縁部 に接する部分の特性インピーダンスとが、同一または略 同一となるような比誘電率を有する。

【①①32】本発明に係る多層プリント配線板では、好 適には、前記配線パターンのパターン帽は、前記ICチ ップの縦幅および横幅よりも細い。

適には、前記第1および第2の導体層は、信号層であ り、前記第3および第4の準体層は、グランド層または 弯旒層である。

【①①34】本発明に係る多層プリント配線板では、例 えば、前記!Cチップはベアチップであり、このベアチ ップは前記ランドパターンにフリップチップ突装されて いる構成としてもよい。

【0035】ICチップから第1の導体圏までに位置す る第1の絶縁部は、第1の絶縁部の周辺に位置する第2 配線パターンのうち第1の絶縁部に接する部分の特性イ ンピーダンスと第2の絶縁部に接する部分の特性インピ ーダンスとの差を小さくすることができる。

[0036]

【発明の実施の形態】以下、本発明の実施の形態を添付 図面を参照して説明する。

【りり37】図1は、本発明に係る多層プリント配線板

の実施の形態を示す説明図であり、概略的な断面図であ る。この多層ブリント配線板100は、10チップ1 【0029】とのように、多層プリント配線板に【Cチ 10 1、41、71と、ソルダレジスト10、70と、絶縁

層20,30、49,50、60と、グランド層(接地 層) 25と、電源層55とを有する。

【0038】絶縁層20の上面には、ランドパターン1 5Aおよび配線パターン15Bが形成されており、ラン ドバターン15 Aおよび配線パターン15 Bは信号層を 模成している。ICチップ11はベアチップであり、バ ンプ12を用いてランドバターン15Aにフリップチッ プ実装されている。ランドバターン15Aおよび配線パ ターン15Bの導体厚さはもであり、配線パターン15 ンドパターンを有する第2の導体層と、前記ランドパター20 Bのパターン帽はwである。絶縁層20の上面は、ソル ダレジスト10によりコーティングされている。. 絶縁 層20の下面と絶縁層30の上面との間には、第3の導 体層であるグランド層25が位置しており、このグラン 下層25は絶縁層20の下面に形成されている。

> 【0039】絶縁圏30の下面には、配線パターン35 A、35Bが形成されており、配線パターン35A,3 5Bは第1の導体層である信号層35を構成している。 絶録層30の厚さはhである。配線バターン35A、3 5Bの導体厚さはもであり、パターン帽はWである。配 39 線パターン35Aのパターン幅wは、ICチップ41の 縦幅および横幅よりも細く、配線パターン35Aの導体 厚さもは、「Cチップ4」の厚さよりも薄い。

【0040】絶縁層50の上面には、ランドパターン4 5Aおよび配線パターン45Bが形成されており、ラン ドパターン45 Aおよび配線パターン45 Bは第2の導 体層である信号層45を構成している。 10チップ41 はベアチップであり、パンプ42を用いてランドパター ン45Aにフリップチップ実装されている。このICチ ップ41は、信号圏35、45の間に位置し、配線パタ 【0033】本発明に係る多層プリント配線板では、好 46 ーン35Aとランドパターン45Aとの間に位置する。 ランドパターン45Aおよび配線パターン45Bの導体 厚さはしであり、配線パターン45Bのパターン帽はw である。絶縁層50の下面と絶縁層60の上面との間に は、第4の導体層である電源層55が位置している。

【0041】絶縁層60の上面には電纜層55が形成さ れており、下面にはランドバターン?5Aおよび配線バ ターン75日が形成されており、ランドパターン75A および配線パターン75Bは信号層を構成している。! Cチップ71はベアチップであり、バンプ72を用いて の絶縁部よりも比誘電率が小さいので、第1の戦体圏の「50」ランドバターン75Aにブリップチップ突装されてい

る。ランドパターン75Aおよび配線パターン75Bの 導体厚さはもであり、配線パターン75Bのパターン幅 はwである。絶縁層60の下面は、ソルダレジスト70 によりコーティングされている。

【0042】信号圏35、45の間には、絶縁層49が 位置している。この絶縁層49は、【Cチップ41から 信号署35までに位置する第1の絶縁部46と、第1の 絶縁部46以外の第2の絶縁部47とからなる。第2の 絶縁部27は 第1の絶縁部46を囲むように位置して それぞれ!よりも大きく。第1の絶縁部46は第2の絶 縁部47よりも比誘電率が小さい。

【0043】とのように、配線パターン35Aと【Cチ ップ41との間の比誘電率を小さくすることで、配線パ ターン35Aのうち第1の絶縁部46に接する部分の特 性インピーダンスと、配線パターン35Aのうち第2の 絶縁部47に接する部分の特性インビーダンスとの差を 小さくすることができる。そして、第1の絶縁部46に 接する部分と第2の絶縁部47に接する部分との境界で 発生する信号反射を小さくすることができ、反射ノイズ 20 ーダンスとの差を小さくすることができ、第1ねよび第 を抑えることができる。

【10044】一例として、第1の絶縁部46として比請 電率ε、=2. ()のポリ四フッ化エチレン(ポリテトラ フルオロエチレン〉樹脂を用い、第2の絶縁部47とし て比誘電率 ε 、 = 4 . 3のエポキシ樹脂を用いてもよ い。ポリ四フッ化エチレン樹脂としては、例えばテフロ ン(商品名)を用いてもよい。さらに、距離れ=100 μm. パターン帽w=100μm、薬体厚さt=40μ m. 距離d=200 $\mu$ m. ランドパターン45Aからの ICチップ41の高さa=100μm グランド層25 30 からICチップ41までの距離り=240μmの場合、 配線パターン35Aのうち第1の絶縁物46に接する部 分の特性インビーダンスとして約45 Ωを得ることがで

【0045】との場合、特性インピーダンスが約47.  $7\Omega$ から約45 $\Omega$ に変化する箇所では、上式 $\Theta$ から反射 率ヵ=0.03となり、信号反射を約3%に抑えること ができ、信号波形の歪みの発生や、反射波による不要電 磁波の発生を抑えることが可能である。また、例えば5 GHz~10GHzの高周波を含む信号についても、反 40 75A…ランドパターン、15B, 35A, 35B, 4 射ノイズを抑えることが可能である。

【0046】すなわち、第1および第2の絶縁部46。 47は、配線パターン35Aのうち第1の絶縁部46に 接する部分の特性インピーダンスと、配線パターン35 Aのうち第2の絶縁部47に接する部分の特性インピー ダンスとが、同一または略同一となるような比誘電率を 有することで、信号反射を抑えることができ、信号波形 の歪みの発生や、反射波による不要電磁波の発生を抑え るととができる.

【10047】絶縁匿49は、第1の絶縁部46に相当す 50

る部分を、その周囲の第2の絶縁部47に相当する部分 よりも比誘弯率を小さくしたプリプレグを用いて構成し てもよい。一例として、絶縁圏49は、第1の絶縁部4 6に相当する部分を、その周囲の第2の絶縁部47に相 当する部分よりも厚さを薄くして比誘電率を小さくした プリプレグを用いて構成してもよい。

【0048】なお、多層ブリント配線板100は、複数 の電源圏または複数のグラント圏を有し、信号層35, 45は、複数の電源層の間または複数のグランド層の間 いる。第1 および第2 の絶縁部 4.6、4.7 の比較電率は 10 に位置する構成としてもよい。また、上記実施の形態は 本発明の例示であり、本発明は上記夷能の形態に限定さ れない。

#### [0.049]

【発明の効果】本発明に係る多層プリント配線板では、 ! Cチップから第1の導体層までに位置する第1の絶縁 部は、第1の絶縁部の周辺に位置する第2の絶縁物より も比誘電率が小さいので、第1の導体層の配線バターン のうち第1の絶縁部に接する第1の部分の特性インピー ダンスと第2の絶縁部に接する第2の部分の特性インビ 2の部分が隣接する箇所での信号反射を抑えることがで **≯**3.

【0050】とのように、本発明によれば、「Cチップ が内蔵された多層プリント配線板であって、「Cチップ の内蔵に伴う製体パターンでの信号反射を抑えることが 可能な多層プリント配線板を提供することができる。

### 【図面の簡単な説明】

【図1】本発明に係る多層ブリント配線板の衰縮の形態 を示す説明図であり、機略的な断面図である。

【図2】従来の多層プリント配線板を例示する説明図で あり、機略的な断面図である。

【図3】マイクロストリップ標準を示す説明図である。

【図4】第1のストリップライン構造を示す説明図であ

【図5】第2のストリップライン構造を示す説明図であ

#### 【符号の説明】

10、70…ソルダレジスト、11、41、71… [C チップ、12、42、72…パンプ、15A、45A、 5B、75B…配線パターン、20、30、40、4 9、50,60…絶縁層 35…第1の導体層(信号 厘) 45…第2の導体層(信号層) 46…第1の絶 縁部、47…第2の絶縁部、25…第3の導体層(グラ ンド層)、55…第4の導体層(電源層)、100,2 (1)…多層プリント配線板、115、235,245, 335…信号導体、125、225、255,325, 341…導体層、300…マイクロストリップ構造、4 00、500…ストリップライン構造。

